数字IC验证中的形式验证（Formal Verification）现在应用普遍吗？FPGA工程师有必要学吗？

嵌入式菜鸟2024

3个月前

110

在学UVM，但听说一些先进验证方法比如形式验证（Formal）在复杂IP验证中用的越来越多。作为FPGA工程师或者想转数字IC验证的人，有必要花时间去学习形式验证工具（如JasperGold、VC Formal）和方法学吗？它的学习曲线陡不陡？在实际工作中，是验证工程师的必备技能还是加分项？对求职和解决复杂BUG有帮助吗？

嵌入式菜鸟2024

这家伙真懒，几个字都不愿写！

52571K

想参加集创赛的“芯片设计与测试”赛道，团队如何分工协作效率最高？上一篇

“AI for EDA”是噱头还是未来？学习机器学习对做芯片设计/验证有帮助吗？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录