首页-技术分享-正文

成电国芯天罡班第七周周考

6个月前

0

0

122

成电国芯天罡班第七周周考，看看你能考多少分？

解答题（本大题共9小题，共56分）
IIC是否支持多个主机多个从机的连接？可以最多支持多少个从机连接？4
IIC的起始信号和停止信号是如何产生的？4
IIC总线支持的速率是哪些？6
iic与spi通信协议的区别10
IIC总线的上拉电阻的作用？4
EPPROM的型号？容量是多少（bit）？在改EEPROM中IIC最大的频率是多少？10
iic与spi通信协议的区别10
简述spi控制oled当中三线与四线的区别6
SPI种的时钟极性和时钟相位分别是什么意思。并说明该FALSH是在什么时候采样数据，什么时候输出数据。8

二、实操题（本大题共2小题，共46分）

1、如何固化，OLED显示（余老师最棒棒），录视频。23

2、IIC读写EEPROM，发送到串口助手。23

成电国芯天罡班第七周周考 - 第1张

标签：

本文原创，作者：FPGA小白，其版权均为FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训所有。
如需转载，请注明出处：https://z.shaonianxue.cn/8833.html

FPGA小白

初级工程师

成电国芯®的讲师哦，专业FPGA已有10年。

12410.71W6.37W34.33W

分享：

成电国芯FPGA赛事课即将上线

到底什么是ASIC和FPGA？上一篇

FPGA上的CHIP-8游戏机模拟器下一篇

相关文章

总数：108

Verilog强制激励语法

Verilog强制激励语法

Verilog强制激励语法   &…

3个月前

0

0

72

0

东莞市集成电路人才培养基地介绍

东莞市集成电路人才培养基地介绍

产教协同培养纾解人才短缺难题人才培养基地：人才端到端培养赋能集…

2年前

0

0

403

0

FPGA发展历程

FPGA发展历程

Xilinx于1984年创立FPGA，使用2um工艺，包含64个逻辑模块…

3年前

7

0

791

0

评论表单游客您好，欢迎参与讨论。

评论列表

总数：5

未来
6个月前
第一题：IIC支持多个主机和多个从机连接。最多可支持约128个从机（7位地址），实际应用中因硬件限制一般少于此数。
征服FPGA拿高薪
6个月前
IIC（Inter-Integrated Circuit）是一种串行通信协议，其起始信号和停止信号均由主控制器产生，具体产生方式如下： - 起始信号：当I2C总线处于空闲状态时，即SCL（串行时钟线）和SDA（串行数据线）都保持高电平。此时，主控制器要发起通信，会在SCL保持高电平期间，将SDA由高电平变为低电平，这个下降沿就产生了I2C总线的起始信号，标志着一次数据传输的开始。例如在主设备向从设备发送数据前，首先会发出起始信号通知总线上的所有设备准备通信。 - 停止信号：在数据传输结束时，主控制器会产生停止信号。当SCL保持高电平时，主控制器将SDA由低电平变为高电平，这个上升沿就是I2C总线的停止信号，它标志着一次数据传输的终止。停止信号产生之后，I2C总线会返回空闲状态。比如主设备完成向从设备写入数据或者从从设备读取数据后，会发送停止信号结束此次通信。
征服FPGA拿高薪
6个月前
IIC总线上的数据传输速率由多种因素共同确定，主要涉及IIC协议规定、主控制器能力、从设备支持以及总线负载等方面： - IIC协议规定：IIC协议定义了多种传输速率模式，为数据传输速率设定了标准框架。比如标准模式下，速率通常被限制在100Kbit/s ，在该模式下，时钟信号的频率稳定维持在一定范围内，确保数据能够可靠传输。快速模式时速率可提升至400Kbit/s ，这要求时钟信号频率相应提高，且信号的时序等参数也有所调整。此外，还有高速模式（最高3.4Mbit/s ）、超快速模式（最高5Mbit/s ）等，不同模式适用于不同的应用场景和设备需求。 - 主控制器能力：主控制器在IIC通信中起着主导作用，其自身性能对数据传输速率影响重大。主控制器的时钟发生器性能是关键因素之一，若发生器能产生稳定且高频的时钟信号，就能支持更高的数据传输速率。例如一些高性能的微处理器作为主控制器时，其内部时钟电路设计精良，可输出满足快速模式甚至高速模式要求的时钟信号，从而实现高速数据传输。然而，若主控制器性能有限，如一些低成本、低功耗的控制器，其产生的时钟信号频率较低，就只能支持较低的数据传输速率。 - 从设备支持：从设备对数据传输速率的支持能力同样不可忽视。即使主控制器具备高速传输能力，但如果从设备无法响应高速信号，那么实际数据传输速率也只能降低到从设备可接受的水平。例如某些老旧或简单的从设备，其内部电路设计仅能适应标准模式的速率，当主控制器试图以快速模式与之通信时，从设备可能无法正确接收或处理数据，导致通信错误。只有当从设备的设计和性能能够匹配主控制器设定的传输速率时，才能实现高速稳定的通信。 - 总线负载：总线负载情况对数据传输速率有着直接的影响。IIC总线上连接的设备数量和设备的电容量共同构成了总线负载。当总线上连接的设备较多，或者设备的电容量较大时，总线的负载就会增加。较大的负载会使信号的上升沿和下降沿时间变长，信号的稳定性也会受到影响，从而限制了数据传输速率。例如，若总线上连接了过多具有较大输入电容的设备，那么信号在传输过程中就会出现延迟、变形等问题，为保证数据传输的准确性，就必须降低传输速率。一般来说，IIC总线规定总线上设备的电容量不能超过400pF，以确保在一定负载范围内能够维持较高的数据传输速率。
征服FPGA拿高薪
6个月前
IIC总线支持多种速率模式，具体如下： - 标准模式：速率通常为100Kbit/s，在该模式下，时钟信号频率稳定维持在一定范围，能确保数据可靠传输，适用于对速度要求不高的测量与控制等场合，如一些简单的传感器数据读取。 - 快速模式：速率可提升至400Kbit/s，此模式要求时钟信号频率相应提高，且信号时序等参数有所调整。快速模式器件都向下兼容标准模式，可与标准模式器件在0 - 100Kbit/s的I2C总线系统通讯。它适用于一些对传输速度有一定要求，但又不需要极高速度的设备通信场景，像部分中等性能的EEPROM读写操作。 - 高速模式：最高速率可达3.4Mbit/s ，高速模式器件保持完全向下兼容快速模式或标准模式器件，可在速度混合的总线系统中双向通讯。在多主机系统的高速模式中，不执行仲裁和时钟同步以加速位处理能力，主机器件产生高低比为1:2的串行时钟信号。常用于对数据传输速度要求较高的场景，如高速存储设备的数据读写。 - 超快速模式：速率最高可达5Mbit/s，该模式的设备提供推挽式驱动器，消除了上拉电阻，从而允许更高的传输速率。但超快速模式设备与双向I2C总线设备不兼容，使用场景相对受限，主要应用于对速率要求极高且对兼容性要求较低的特定领域。 - 快速模式增强（Fm+）：Fm+器件可以以高达1Mbit/s的比特率传输信息，仍然完全向下兼容快速或标准模式器件，以便在混合速度总线系统中进行双向通信。其驱动器足够强大，能够在与标准模式器件相同的400pF负载下满足快速模式增强时序规格，还允许标准模式器件的1μs上升时间，总线速度可与负载电容进行权衡，以将最大负载电容提高约10倍。
用户_15388
6个月前
IIC 和 SPI 这俩常见的串行通信协议，差别可不少。IIC 总线特简单，就两根线，SDA 数据线和 SCL 时钟线，靠这俩就能连多个主设备和从设备，从设备有自己独一份的地址。SPI 呢，一般得要四根线，MOSI、MISO 用来双向传数据，SCLK 给时钟信号，SS 负责选从机，连接比 IIC 复杂点，但布线清楚，适合高速传数据。通信方式上，IIC 是半双工，同一时间数据只能往一个方向跑，数据和时钟信号在 SDA 线上倒腾。SPI 就厉害多了，是全双工，主机和从机可以同时收发数据，效率杠杠的。找设备的方法也不一样，IIC 用 7 位或者 10 位地址找从机，主机发地址字节，从机比对，对上了就干活。SPI 靠拉低 SS 线选从机，同一时间只能选一个，要是有多个从机，就得用多个 SS 线或者外接电路切换。传数据的时候，IIC 有专门的应答机制，发一个字节，接收器得回个 ACK 表示收到了，没收到就重发。SPI 可没这规矩，得自己想办法知道从机收到没。时钟这块，IIC 的极性和相位是定好的，不用额外配置，就是不太灵活。SPI 能调极性和相位，有四种工作模式，能适应不同从机的时钟。最后说速度，IIC 比较慢，SPI 快得多，IIC 适合连传感器这类低速设备，SPI 更适合像 TFT 显示器、SD 存储卡这种对速度要求高的场景。