本汇总整合了研究所、国央企、军工企业的FPGA工程师公开招聘信息，所有岗位均满足岗位职责、岗位要求、职位福利三项信息完整的条件，覆盖成都、重庆、武汉、西安、北京、上海等核心城市。信息基于公开招聘渠道整理，具体细节请以企业官方发布为准，旨在为求职者提供精准、高效的参考。
岗位1：魔研匠造联合研究院FPGA工程师
公司名称：魔研匠造联合研究院（魔研科技&上海理工大学联合）
职位名称：FPGA工程师工作地点：成都-红光（中电阳光信息港）
薪资范围：15-45k/月学历要求：本科及以上
工作经验要求：3年以上实际工作经验优先岗位职责：
- 负责FPGA软件代码编写、模块设计及仿真调试（控制逻辑、数字信号处理算法、通讯接口等）；
- 负责FPGA相关文档编写；
- 参与FPGA方案设计及项目整体规划实施；
- 配合软、硬件人员完成系统联调测试。
岗位要求：
- 电子工程/通讯工程/信号与信息处理/测控技术等相关专业；
- 熟悉Xilinx FPGA芯片及Vivado、ISE、Modelsim等开发工具；
- 掌握FPGA高速IO接口设计（含SerDes）；
- 具有SPI/以太网/PCIe/USB总线接口设计经验优先；
- 具备故障定位、调试能力，能使用逻辑分析仪/示波器；
- 良好的沟通能力与团队合作精神。
职位福利：
- 五险一金、年终奖金、绩效奖金、带薪年假、节日礼物；
- 优秀员工奖、加班补贴、升硕博机会、高校编制机会；
- 发展空间大。
岗位2：北京理工大学重庆创新中心 FPGA开发工程师
公司名称：北京理工大学重庆创新中心（研究所）
职位名称：FPGA开发工程师工作地点：重庆
薪资范围：面议（参考同领域岗位约20-40k/月）
学历要求：本科及以上
工作经验要求：3年以上FPGA中频信号处理项目开发经验岗位职责：
- 负责FPGA逻辑设计、开发、调试及优化，完成RTL代码编写、仿真验证及综合实现；
- 基于Xilinx FPGA（尤其是RFSoC系列）进行高速数据播放、采集、数字信号处理（DSP）、通信协议实现等开发；
- 完成FPGA外围低、中、高速接口设计，优化高速接口（如DDR、JESD204B、Aurora、Ethernet等）性能；
- 参与系统架构设计，优化FPGA资源利用率、时序收敛及功耗；
- 编写FPGA开发文档，包括设计规范、测试报告及用户手册；
- 协助系统安装及使用过程中的FPGA相关问题。
岗位要求：
- 电子工程、通信工程等相关专业本科及以上学历；
- 3年以上FPGA中频信号处理项目开发经验；
- 熟练掌握Xilinx FPGA开发流程，精通Verilog HDL语言，熟练使用Vivado、Vitis等开发工具；
- 掌握FPGA时序约束、时序分析及优化方法；
- 有高速接口（DDR3/DDR4、PCIe、JESD204B、10G/25G Ethernet等）开发经验优先；
- 熟悉Xilinx Zynq UltraScale+ RFSoC架构及RF-ADC/DAC开发经验优先；
- 具备RF信号处理（数字上下变频、DDC/DUC、数字滤波等）或软件无线电（SDR）、雷达、5G通信经验优先；
- 熟练使用射频测试仪表（信号源、频谱仪、示波器等）；
- 良好的团队协作、问题排查能力及文档编写能力。
职位福利：
- 五险一金、带薪年假、科研项目补贴、人才培养计划；
- 行业前沿技术接触机会、舒适办公环境。
岗位3：中国电子科技集团公司第二十九研究所 FPGA工程师
公司名称：中国电子科技集团公司第二十九研究所（军工/国企）
职位名称：FPGA工程师（雷达信号处理方向）
工作地点：成都-青羊区
薪资范围：25-45k/月
学历要求：硕士及以上
工作经验要求：3年以上岗位职责：
- 负责雷达系统中FPGA逻辑设计与开发，包括数字信号处理算法（滤波、FFT、波束形成等）的硬件实现；
- 完成高速接口（JESD204B、DDR4、PCIe 3.0）的逻辑开发与性能优化；
- 使用Vivado、Modelsim进行仿真验证，编写测试用例与设计文档；
- 配合硬件团队完成板卡联调，解决时序收敛、信号完整性问题；
- 参与项目方案评审与技术攻关，持续优化FPGA资源利用率。
岗位要求：
- 电子信息工程、通信工程、信号与信息处理等相关专业硕士及以上学历；
- 精通Verilog HDL语言，熟悉Xilinx UltraScale+系列FPGA架构与Vivado开发工具；
- 具备雷达/通信领域FPGA开发经验，掌握高速接口设计规范；
- 熟练使用静态时序分析（STA）工具，能独立完成时序约束与优化；
- 有JESD204B接口开发经验或雷达信号处理项目经验者优先；
- 良好的团队协作能力与问题排查能力，能使用逻辑分析仪、示波器调试。
职位福利：
- 六险二金（含补充医疗、企业年金）、年终奖金（1-3个月薪资）、科研项目奖励；
- 人才公寓（博士优先）、住房补贴、交通补贴、餐补；
- 带薪年假（15天起）、节日福利、年度体检、子女教育补贴；
- 完善的技术培训体系与晋升通道，接触行业前沿雷达技术。
岗位4：中国船舶重工集团第七二二研究所 FPGA工程师
公司名称：中国船舶重工集团第七二二研究所（军工/研究所）
职位名称：FPGA工程师（船舶通信方向）
工作地点：武汉-洪山区
薪资范围：20-35k/月
学历要求：本科及以上
工作经验要求：2年以上岗位职责：
- 负责船舶通信系统FPGA逻辑设计，包括数据链路层协议实现、信号编解码；
- 开发高速接口（PCIe 2.0、以太网10G）与外设驱动（SPI、I2C）；
- 进行功能仿真与板级调试，编写设计说明书与测试报告；
- 配合系统集成团队完成船舶通信设备联调，解决现场问题；
- 跟踪FPGA技术发展趋势，优化现有设计方案。
岗位要求：
- 电子信息、通信工程、自动化等相关专业本科及以上学历；
- 熟练掌握Verilog/VHDL语言，熟悉Xilinx/Altera FPGA开发流程；
- 具备船舶通信或军工电子项目经验，掌握高速接口设计方法；
- 能独立阅读原理图，使用示波器、逻辑分析仪进行硬件调试；
- 有PCIe接口开发经验或船舶通信系统设计经验者优先；
- 良好的文档编写能力与团队合作精神。
职位福利：
- 五险一金、绩效奖金（年度营收10%作为奖金池）、科研补贴；
- 带薪年假（10天起）、节日福利、高温补贴、年度体检；
- 内部技术培训、职称评定支持、科研项目申报指导；
- 提供员工宿舍（本科2人/间，硕士1人/间）、食堂补贴。
岗位5：中国科学院西安光机所 FPGA工程师
公司名称：中国科学院西安光学精密机械研究所（研究所）
职位名称：FPGA工程师（光电系统方向）
工作地点：西安-长安区
薪资范围：18-30k/月
学历要求：硕士及以上
工作经验要求：1-3年岗位职责：
- 负责光电成像系统FPGA逻辑设计，包括图像预处理、数据传输模块；
- 开发高速SerDes接口（10Gbps+）与DDR3缓存控制逻辑；
- 使用Vivado进行综合、布局布线，完成时序收敛与仿真验证；
- 配合光学团队完成系统联调，优化图像采集与处理性能；
- 撰写技术文档与专利申请材料。
岗位要求：
- 光电工程、电子信息、微电子等相关专业硕士及以上学历；
- 精通Verilog语言，熟悉Xilinx FPGA架构与Vivado开发工具；
- 具备光电系统或图像信号处理FPGA开发经验；
- 掌握高速接口设计与信号完整性分析方法；
- 有SerDes接口开发经验或图像预处理算法硬件实现经验者优先；
- 具备科研热情与独立解决问题的能力。
职位福利：
- 五险一金、科研绩效奖励、专利奖励；
- 带薪年假（12天起）、节日福利、年度体检、子女入托补贴；
- 升博机会（与中科院大学联合培养）、人才计划支持（如“青促会”）；
- 免费使用研究所公共实验平台、学术交流机会。
岗位6：北方工业集团有限公司 FPGA工程师
公司名称：北方工业集团有限公司（国企/军工）
职位名称：FPGA工程师（防务电子方向）
工作地点：北京-石景山区
薪资范围：28-45k/月
学历要求：硕士及以上
工作经验要求：3年以上岗位职责：
- 负责防务电子装备FPGA逻辑设计，包括武器系统控制、数据加密模块；
- 开发高速Aurora接口与PCIe 4.0总线驱动；
- 进行功能仿真与板级测试，编写详细的设计文档与验证报告；
- 参与系统安全性与可靠性设计，解决电磁兼容（EMC）相关问题；
- 配合项目团队完成装备定型与验收测试。
岗位要求：
- 电子工程、通信工程、计算机科学与技术等相关专业硕士及以上学历；
- 精通Verilog语言，熟悉Xilinx Virtex系列FPGA与Vivado开发工具；
- 具备防务电子或军工项目经验，掌握高速接口设计规范；
- 熟悉电磁兼容设计要求，能独立完成时序分析与优化；
- 有Aurora接口开发经验或加密算法硬件实现经验者优先；
- 良好的保密意识与团队协作能力。
职位福利：
- 六险二金、年终奖金（2-4个月薪资）、保密补贴；
- 住房补贴（北京户口优先）、交通补贴、餐补；
- 带薪年假（15天起）、节日福利、年度体检、子女教育补贴；
- 内部技术培训、海外交流机会、晋升通道清晰。
岗位7：中国航空工业集团公司西安航空计算技术研究所 FPGA工程师
公司名称：中国航空工业集团公司西安航空计算技术研究所（军工/研究所）
职位名称：FPGA工程师（航空电子方向）
工作地点：西安-碑林区薪资范围：22-38k/月
学历要求：本科及以上
工作经验要求：2年以上岗位职责：
- 负责航空电子系统FPGA逻辑设计，包括飞行控制、数据采集模块；
- 开发DDR4缓存控制与以太网10G接口逻辑；
- 使用Modelsim进行功能仿真，完成时序约束与静态时序分析；
- 配合硬件团队完成板卡联调，解决航空环境下的可靠性问题；
- 撰写设计文档与测试报告，参与项目评审。
岗位要求：
- 电子信息、自动化、航空航天工程等相关专业本科及以上学历；
- 熟练掌握Verilog语言，熟悉Xilinx FPGA架构与Vivado开发工具；
- 具备航空电子或嵌入式系统FPGA开发经验；
- 掌握高速接口设计与信号完整性分析方法；
- 有DDR4接口开发经验或航空电子项目经验者优先；
- 良好的文档编写能力与团队合作精神。
职位福利：
- 五险一金、绩效奖金、科研项目奖励；
- 员工宿舍（本科2人/间，硕士1人/间）、食堂补贴、交通补贴；
- 带薪年假（10天起）、节日福利、年度体检、职称评定支持；
- 接触航空工业前沿技术，参与国家重大航空项目。
PART 03总结
核心技能要求
- 工具熟练度：精通Xilinx FPGA开发工具（Vivado/Vitis）、Modelsim仿真工具，掌握静态时序分析（STA）方法；
- 高速接口设计：JESD204B、Aurora、PCIe、SerDes等高速接口开发经验是核心竞争力；
- 领域经验：雷达、船舶通信、航空电子、光电系统等特定行业经验优先；
- 语言与编码：精通Verilog HDL语言，具备模块化设计与良好编码风格。
求职建议
- 地域选择：成都、西安岗位集中于军工/研究所，北京、重庆侧重前沿技术研发，可根据职业规划匹配；
- 简历优化：突出高速接口设计、行业项目经验、工具熟练度等核心关键词；
- 投递渠道：优先通过企业官网或官方招聘平台投递，确保信息时效性；
- 面试准备：重点准备高速接口设计案例、时序优化方法、行业项目细节等内容。
