首页
免费试学
零基础
开发工具下载
vitis
课程
中级精进课程（送板卡+证书）
PRO
初级启航课程（含板卡+证书）
HOT
证书
FPGA工程师证书（初级）
FPGA工程师证书（中级）
就业级
FPGA工程师证书（高级）
资源下载
资源分享
行业资讯
技术分享
工程案例
新人福利
free
FPGA入门精选
精选课程
免费领取课程攻略
free
平台使用手册
互动社区
登录
代码小萌新
1
600
关注
(0)
私信(0)
打赏(0)
文章
文章
(0)
课程
(0)
产品
(0)
问题
(1)
视频
(0)
数据
统计
(1)
动态
(2)
关注
(0)
粉丝
(0)
评论
(0)
设置
个人资料
发布
总数：1
11
回答
2026年，AI芯片公司面试问如何用Verilog实现一个支持AXI4-Stream的卷积层加速器，应届生该如何从行缓存和流水线角度设计？
最近在准备AI芯片公司的面试，看到很多面经都提到了卷积加速器的设计。我理解卷积需要用到行缓存来存储输入特征图，但具体怎么用Verilog实现支持…
其他
7小时前
0
