首页
免费试学
零基础
开发工具下载
vitis
课程
中级精进课程（送板卡+证书）
PRO
初级启航课程（含板卡+证书）
HOT
证书
FPGA工程师证书（初级）
FPGA工程师证书（中级）
就业级
FPGA工程师证书（高级）
资源下载
资源分享
行业资讯
技术分享
工程案例
新人福利
free
FPGA入门精选
精选课程
免费领取课程攻略
free
平台使用手册
互动社区
登录
eeos
初级工程师
2
1.65K
关注
(0)
私信(0)
打赏(0)
文章
文章
(0)
课程
(0)
产品
(0)
问题
(2)
视频
(0)
数据
统计
(1)
动态
(29)
关注
(0)
粉丝
(0)
评论
(5)
设置
个人资料
发布
总数：2
1
回答
Vivado普通IO引脚约束为时钟时报错
Vivado普通IO引脚约束为时钟时报错?
技术分享
5个月前
0
2
回答
你们用的是xilinx多一些还是altera？
你们用的是xilinx多一些还是altera？给点建议吧
技术分享
5个月前
0
