首页
免费试学
零基础
开发工具下载
vitis
课程
中级精进课程（送板卡+证书）
PRO
初级启航课程（含板卡+证书）
HOT
证书
FPGA工程师证书（初级）
FPGA工程师证书（中级）
就业级
FPGA工程师证书（高级）
资源下载
资源分享
行业资讯
技术分享
工程案例
新人福利
free
FPGA入门精选
精选课程
免费领取课程攻略
free
平台使用手册
互动社区
登录
首页
-
所有问题
-
技术分享
-
正文
Vivado普通IO引脚约束为时钟时报错
eeos
技术分享
5个月前
0
0
152
Vivado普通IO引脚约束为时钟时报错?
eeos
初级工程师
这家伙真懒，几个字都不愿写！
源自：
课程-
初级 | FPGA工程师基础启航（含板卡+证书）
2
488
1.65K
关注
(0)
私信(0)
打赏(0)
生成海报
0
收藏
0
0
分享：
Vivado代码没错但是综合不成功
上一篇
报错信息[Synth 8-1751]
下一篇
还没有人回答，第一个参与下？
登录
我要回答
回答被采纳奖励100个积分
请先登录
立即登录
eeos
eeoseeos