FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
登录
首页-所有问题-其他-正文

2026年FPGA大赛备赛,用国产紫光同创FPGA做实时AI语音识别,LUT不够了怎么通过算子融合和权重重排硬挤出来?求具体步骤

Verilog代码练习者Verilog代码练习者
其他
1小时前
0
0
3
我大三电子专业,今年第一次参加FPGA大赛,选的是国产紫光同创FPGA做实时AI语音关键词识别。模型是轻量级CNN,但综合后LUT爆了,资源不够用。看到网上说算子融合和权重重排能硬挤资源,但具体怎么操作?是按层合并卷积和激活函数,还是把权重重新排列成块RAM?求大佬给个具体步骤和工具链设置方法,急!
Verilog代码练习者

Verilog代码练习者

这家伙真懒,几个字都不愿写!
62211.10K
分享:
2026年,FPGA工程师面试手撕Verilog实现AXI4-Stream的实时直方图均衡化,累积分布函数计算怎么设计流水线才不会丢帧?上一篇
2026年,FPGA大赛做实时AI语音识别,MFCC特征提取和DNN推理的资源平衡怎么搞?求具体分工方案下一篇
FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
还没有人回答,第一个参与下?
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
请先登录