2026年FPGA校招，手撕Verilog实现AXI4-Stream的实时图像旋转，双线性插值坐标变换怎么设计流水线才能不丢帧？

1小时前

面试官让我手撕Verilog实现一个基于AXI4-Stream的实时图像旋转加速器，输入是1920x1080的RGB视频流，旋转角度任意。我卡在坐标变换和双线性插值的流水线设计上，特别是行缓冲的深度怎么算才能不丢帧？还有坐标变换的三角函数用CORDIC还是查表更省资源？面试官会深挖哪些坑？求大佬指点，最好有具体的Verilog伪代码。

FPGA入门之路

这家伙真懒，几个字都不愿写！

51231K

2026年，FPGA和ARM嵌入式哪个更适合做毕业设计？双非本科该怎么选才能加分上一篇

2026年FPGA校招，手撕Verilog实现AXI4-Stream的实时中值滤波，怎么设计流水线和行缓冲才能省BRAM又不丢帧？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录