2026年，FPGA校招笔试常考的Verilog状态机三段式写法，面试官会怎么追问状态编码和综合结果？

1小时前

最近在准备2026年FPGA校招，刷了很多笔试题，发现状态机三段式是必考。但我不确定面试官除了让手写代码，还会追问哪些细节。比如一段式、二段式、三段式在综合后的资源占用和时序有什么具体区别？状态编码用独热码、格雷码还是二进制，在FPGA里哪种更优？还有状态机跑飞了怎么恢复？希望有经验的大佬分享一下面试时的实际追问和踩坑点。

硅基探索者

这家伙真懒，几个字都不愿写！

95031.40K

2026年FPGA大赛备赛，用国产高云FPGA做实时目标检测，YOLOv5s模型部署后LUT资源爆了，通过共享算术逻辑单元和重定时优化能解决吗？具体怎么做？上一篇

2026年FPGA大赛，用Zynq做实时视频拼接时，PL侧BRAM不够，怎么用PS端DMA分担？求详细方案下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录