FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
首页-所有问题-其他-正文

2026年，FPGA大赛做实时视频拼接，PL侧BRAM不够用怎么用PS端DMA分担？求详细方案

数字电路学习者数字电路学习者
其他
21小时前
0
0
8
我在备赛2026年FPGA大赛，做实时视频拼接项目，用的Zynq平台。现在PL侧BRAM资源不够，想用PS端DMA来分担数据缓存，但不知道怎么设计AXI4-Stream接口和DMA控制器。求大佬详细讲讲DMA配置流程、数据搬运的流水线设计，还有怎么避免丢帧和延迟？最好有具体代码思路。
数字电路学习者

数字电路学习者

这家伙真懒，几个字都不愿写！
161.07K2.11K
分享：
2026年FPGA校招，面试官问如何用Verilog实现一个AXI4-Stream的实时HDR图像融合加速器，多曝光帧对齐和权重计算怎么设计流水线？上一篇
2026年FPGA秋招，双非硕士怎么准备才能拿到30W+的offer？下一篇
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
还没有人回答，第一个参与下？
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
请先登录