2026年FPGA校招，面试官问手撕Verilog实现AXI4-Stream实时中值滤波，3×3窗口排序网络怎么设计流水线才能不丢帧？

1天前

最近在准备FPGA校招，看到很多面经提到手撕代码环节，面试官特别喜欢考实时图像处理加速器。我研究了一下3x3中值滤波的排序网络，感觉用冒泡排序网络实现的话，流水线深度和BRAM消耗很难平衡。有没有大佬分享一下，在AXI4-Stream接口下，如何设计一个高效的排序网络流水线，既能满足1080p60帧的实时处理，又不会因为资源爆掉而丢帧？

EE学生一枚

这家伙真懒，几个字都不愿写！

141.01K1.92K

2026年，孩子大三电子专业，想走FPGA方向，家长该让他先考研还是直接就业？薪资差距有多大？上一篇

2026年FPGA大赛用安路FPGA做实时人脸检测，模型量化后精度掉到多少算正常？怎么调参恢复？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录

2026年FPGA校招，面试官问手撕Verilog实现AXI4-Stream实时中值滤波，3&#215;3窗口排序网络怎么设计流水线才能不丢帧？

EE学生一枚

2026年FPGA校招，面试官问手撕Verilog实现AXI4-Stream实时中值滤波，3×3窗口排序网络怎么设计流水线才能不丢帧？