首页-所有问题-其他-正文

2026年，FPGA大赛用国产高云FPGA做实时目标检测，YOLOv8n部署时DSP资源不够，怎么用移位和加法替代乘法来优化？

数字电路新手

1天前

0

0

7

在准备2026年FPGA大赛，我用国产高云FPGA做实时目标检测，部署YOLOv8n时发现DSP资源不够用。听说可以用移位和加法替代乘法来优化卷积层，但具体怎么操作？比如对3x3卷积核的权重怎么分解？有没有现成的Verilog代码模板或者优化策略？求大佬分享经验，最好能给出资源节省的实测数据。

数字电路新手

数字电路新手

这家伙真懒，几个字都不愿写！

365800

分享：

2026年FPGA大赛用国产安路FPGA做实时AI语音降噪，INT8量化后精度掉到65%，怎么用校准集和知识蒸馏恢复？上一篇

2026年FPGA校招，面试官问如何用Verilog实现一个支持AXI4-Stream的实时JPEG压缩加速器，DCT和量化流水线怎么设计才能拿满分？下一篇

FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训

请先登录