2026年FPGA校招，手撕Verilog实现AXI4-Stream的实时图像二值化，面试官更看重算法理解还是代码简洁？

53分钟前

面试时被要求手写Verilog实现AXI4-Stream的实时图像二值化，面试官一直追问阈值选择逻辑和流水线设计。我写了一个简单的比较器，但他说不够高效。到底面试官更看重算法理解（比如Otsu阈值）还是代码简洁（比如固定阈值）？求有经验的大佬指点，2026年校招如何拿高分？

这家伙真懒，几个字都不愿写！

105011.50K

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录