FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
首页-所有问题-其他-正文

2026年，FPGA工程师社招面试手撕Verilog实现一个支持AXI4-Stream的实时JPEG压缩加速器，DCT和量化流水线怎么设计才能拿满分？

数字IC萌新数字IC萌新
其他
6小时前
0
0
5
最近在准备社招面试，看到很多公司都问这个题，感觉挺难的。我自己写了一个版本，但面试官说流水线深度不够，资源浪费大。想问问有没有大神能分享一下，DCT模块怎么划分流水线级数，量化表怎么用BRAM存，还有Zigzag扫描怎么用状态机控制？最好能给个完整的Verilog框架，面试时能直接说清楚那种。
数字IC萌新

数字IC萌新

这家伙真懒，几个字都不愿写！
117581.60K
分享：
2026年，FPGA工程师面试被问手撕Verilog实现AXI4-Stream的实时视频缩放，双线性插值和行缓冲怎么设计才能拿满分？上一篇
2026年，FPGA工程师校招面试手撕Verilog实现AXI4-Stream的实时图像去雾加速器，暗通道先验的透射率计算怎么优化流水线？下一篇
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
还没有人回答，第一个参与下？
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
请先登录