首页-所有问题-其他-正文

2026年FPGA大赛做实时语音关键词识别，MFCC特征提取在PL端实现时DSP资源不够用，能用查找表替代乘累加器吗？

13小时前

0

0

7

我在备赛2026年FPGA大赛，准备用Zynq做实时语音关键词识别，MFCC特征提取需要在PL端实现大量乘累加运算，但DSP48E1资源只有220个，算了一下需要300多个，不够用。请问可以用LUT加分布式RAM来替代乘累加器吗？这样会不会导致时序恶化或者功耗飙升？有没有具体的资源折中方案？

EE学生一枚

EE学生一枚

这家伙真懒，几个字都不愿写！

157762K

分享：

2026年，FPGA大赛做实时视频目标检测，YOLOv5s部署时BRAM不够用怎么办？求具体优化策略上一篇

2026年FPGA大赛用国产高云FPGA做实时视频去雾，暗通道先验的BRAM优化除了行缓存替代还有哪些新思路？下一篇

FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训

请先登录