2026年，FPGA做实时语音识别，MFCC特征提取硬件化后资源还是爆，怎么用分时复用和流水线优化？

13小时前

我在做基于Zynq的实时语音识别项目，MFCC特征提取模块在PL端实现后，FFT和滤波器组占用了大量BRAM和DSP资源，导致模型部署不下去。试过一些简单的分时复用，但延迟又上来了。请问有没有成熟的流水线优化策略，比如怎么合理安排MFCC各步骤的并行度，既能节省资源又能满足实时性要求？求具体方案和代码思路。

键盘学徒

这家伙真懒，几个字都不愿写！

51251K

2026年FPGA校招，面试官问如何用Verilog实现一个基于AXI4-Stream的实时视频缩放加速器，双线性插值流水线怎么设计才能拿满分？上一篇

2026年FPGA校招，手撕Verilog实现一个AXI4-Stream的实时直方图均衡化加速器，累积分布函数计算怎么设计流水线才能不丢帧？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录