2026年FPGA校招，面试官问如何用Verilog实现一个基于AXI4-Stream的实时视频缩放加速器，双线性插值流水线怎么设计才能拿满分？
2026年FPGA校招，面试官问如何用Verilog实现一个基于AXI4-Stream的实时视频缩放加速器，双线性插值流水线怎么设计才能拿满分？我本科211，正在准备秋招，看到很多面经都提到视频缩放，但具体流水线设计细节不清楚。比如行缓冲怎么配置、插值系数计算如何流水化、AXI4-Stream握手信号怎么对齐。求大佬分享一个完整的设计思路和关键代码片段，最好能覆盖面试官常追问的时序和资源优化点。
FPGA新手
