首页-所有问题-其他-正文

2026年FPGA校招，Verilog笔试题常考异步FIFO设计，格雷码指针怎么算才不丢数？

8天前

0

0

19

最近在刷FPGA校招笔试题，发现异步FIFO几乎是必考题。我按网上的教程写了一个，但仿真时总丢数据，尤其是跨时钟域时格雷码指针同步总出问题。请问大佬们，格雷码指针的二进制转换和同步打拍到底怎么处理才能保证不漏读、不写满？有没有标准的代码模板可以套用？急求，下周就要笔试了！

编程小匠

编程小匠

这家伙真懒，几个字都不愿写！

340800

分享：

2026年，FPGA大赛做实时视频去雾加速器，暗通道先验算法在PL端如何用流水线优化透射率计算？上一篇

2026年，FPGA大赛做AI加速器，用国产高云FPGA部署YOLOv5s模型，BRAM不够怎么优化？求具体方案下一篇

FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训

请先登录