2026年FPGA大赛集创赛，用国产安路FPGA做实时AI加速，资源不够用怎么办？如何通过模型剪枝和量化压缩YOLOv5s？

1小时前

今年集创赛打算用安路FPGA做实时目标检测，选的YOLOv5s模型，但发现LUT和BRAM资源根本不够用，连基础层都放不下。有没有大佬分享过模型剪枝和量化的具体操作？比如怎么用剪枝工具去掉冗余通道，或者INT8量化后精度掉到多少能接受？另外安路的开发环境Tang Dynasty和Vivado差别大吗，有没有现成的IP核可以用？求一个从模型压缩到部署的完整方案，感谢！

数字电路入门

这家伙真懒，几个字都不愿写！

51001K

2026年FPGA校招，面试官问如何用Verilog实现一个基于AXI4-Stream的实时视频缩放加速器，从双线性插值和流水线角度怎么设计？上一篇

2026年，FPGA工程师用Verilog实现YOLOv8n目标检测，在Zynq上部署有哪些量化加速技巧？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录