FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
首页-所有问题-其他-正文

2026年FPGA大赛做实时手势识别，Zynq上卷积层并行度怎么优化才能不爆资源？求具体方案

CoderBeginCoderBegin
其他
1天前
0
0
5
今年集创赛选了手势识别方向，用Zynq做CNN推理，卷积层并行度开到4就资源爆满，LUT和BRAM都快用光了。看学长说可以用循环展开和流水线优化，但具体怎么控制并行度？是不是得先做模型剪枝再部署？求过来人给个详细的优化步骤，最好能说清楚资源不够时怎么权衡速度和面积。
CoderBegin

CoderBegin

这家伙真懒，几个字都不愿写！
467900
分享：
2026年FPGA做边缘AI推理，部署YOLOv8n时模型量化到8bit精度损失多少？怎么恢复？上一篇
2026年，FPGA工程师如何用Verilog实现一个基于AXI4-Stream的实时视频缩放模块，并优化双线性插值的流水线？下一篇
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
还没有人回答，第一个参与下？
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
请先登录