2026年FPGA大赛做实时目标检测，用Zynq部署YOLOv8n时DSP资源不够怎么办？求具体优化策略
今年集创赛FPGA赛道打算做实时目标检测，选了YOLOv8n模型在Zynq上部署。结果综合后发现DSP资源用了120%，根本放不下。已经尝试了量化到INT8，但DSP还是超。请问各位大佬，除了换更小的模型，还有哪些优化DSP占用的策略？比如能不能把部分卷积层用LUT实现，或者对权重做结构化剪枝？求具体可操作的方案，最好能分享下你们在PL端做卷积加速时的经验，比如怎么平衡精度和资源占用，毕设和比赛都等着出结果，急！
ScriptBoy
