2026年，FPGA大赛做实时语音降噪，用Zynq实现RNN推理时BRAM不够用怎么办？求资源优化思路
今年FPGA大赛想选语音降噪方向，打算在Zynq上跑一个轻量级RNN模型做实时推理。但仿真发现PL侧BRAM消耗太大，光权重存储就占了70%以上，根本放不下其他逻辑。有没有前辈分享过BRAM分时复用或者量化压缩的经验？比如把16bit权重改成8bit定点会不会影响降噪效果？或者有没有更省资源的RNN变体推荐？另外，AXI4-Stream传输音频数据流时，怎么设计流水线避免帧间延迟累积？求具体踩坑案例和优化思路，谢谢！
Verilog学习ing
