2026年FPGA大赛备赛，用Zynq做实时手势识别时卷积层并行度怎么优化？资源不够怎么办？

16小时前

今年准备参加FPGA大赛，选了手势识别方向，用Zynq-7020做平台。现在遇到的问题是，在PL侧加速卷积层时，LUT和BRAM总是爆满，YOLOv5s模型根本放不下。试过用HLS优化循环展开和流水线，但效果不明显。有没有大佬分享下实际备赛经验，比如怎么平衡并行度和资源消耗，或者换轻量级网络？另外，手势识别数据集预处理和摄像头驱动部分有什么坑？求具体方案和踩坑记录。

EE专业新生

这家伙真懒，几个字都不愿写！

94531.40K

2026年FPGA大赛备赛，做实时目标检测用YOLOv8还是YOLOv5更容易在Zynq上实现硬件加速？上一篇

2026年，FPGA工程师如何用Verilog实现一个基于AXI4-Stream的实时LSTM推理加速器，并优化门控单元并行度？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录