2026年，全国大学生FPGA大赛中’基于FPGA的实时行人检测’赛题，如何用HLS实现HOG特征提取并优化流水线？
今年准备参加全国大学生FPGA大赛，选了'基于FPGA的实时行人检测'赛题，需要用HLS实现HOG特征提取。我在用Vivado HLS时遇到梯度计算和方向直方图统计的流水线瓶颈，尤其是Block缓冲和cell累加器的设计。想请教有经验的学长，如何优化梯度计算的并行度，以及如何用流水线实现方向直方图的硬件加速？另外，资源约束是LUT 20k以内，DSP 60个，怎么平衡精度和资源？
数字IC入门
