2026年，芯片行业’异构集成’成趋势，FPGA工程师如何利用Chiplet技术设计多Die加速器并解决Die-to-Die互连时序问题？

1小时前

最近看到英特尔和台积电都在推Chiplet，FPGA也开始集成HBM和AI核。我做的项目是多Die加速器，用UCIe接口通信，但跨Die的时序收敛特别难，尤其是AXI总线跨Die延迟导致握手失败。请问在Vivado中如何约束Die-to-Die路径的set_max_delay？有没有类似OpenCAPI的开源方案可以参考？

码农起步

这家伙真懒，几个字都不愿写！

13600

2026年，FPGA工程师面试被问如何用Verilog实现一个支持AXI4-Stream的实时去雾加速器，如何从暗通道先验和流水线角度设计？上一篇

2026年，FPGA工程师如何用Verilog实现一个支持AXI4-Stream的实时LSTM推理加速器，并优化门控计算流水线？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录

2026年，芯片行业&#8217;异构集成&#8217;成趋势，FPGA工程师如何利用Chiplet技术设计多Die加速器并解决Die-to-Die互连时序问题？

码农起步

2026年，芯片行业’异构集成’成趋势，FPGA工程师如何利用Chiplet技术设计多Die加速器并解决Die-to-Die互连时序问题？