首页-所有问题-其他-正文

2026年，做基于FPGA的实时语音降噪毕设，如何用Zynq实现RNNoise算法并优化资源？

2天前

0

0

10

毕业设计选了实时语音降噪，想用Zynq实现RNNoise算法。但RNNoise有GRU和全连接层，FPGA上资源有限。如何用HLS或Verilog进行量化剪枝？AXI4-Stream接口怎么处理音频流？另外，如何平衡延迟和精度？希望有做过类似项目的同学分享代码结构或调试经验。

TechNewbie

TechNewbie

这家伙真懒，几个字都不愿写！

110600

分享：

2026年，AI芯片公司面试官问FPGA工程师如何用HLS实现一个支持动态精度的ResNet-50加速器，怎么从量化感知训练和流水线角度准备？上一篇

2026年，FPGA工程师面试被问如何用Verilog实现一个支持AXI4-Stream的实时图像滤波加速器，如何从流水线和行缓冲角度设计？下一篇

FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训

请先登录