2026年，AI芯片公司面试官问FPGA工程师如何用HLS实现一个支持动态精度的ResNet-50加速器，怎么从量化感知训练和流水线角度准备？
最近在准备AI芯片公司的FPGA岗面试，看到很多公司都在做动态精度推理加速，比如INT4/INT8混合精度。面试官问如何用HLS在Zynq上实现ResNet-50的加速器，并支持动态精度切换，还要优化流水线避免气泡。我有点懵，不知道从量化感知训练（QAT）的硬件映射开始讲，还是先设计数据复用架构。有过来人指点下吗？最好能结合2026年主流的Xilinx Vitis HLS工具链和开源框架（如FINN）说说具体步骤。
Data新手
