FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
首页-所有问题-其他-正文

2026年，做基于FPGA的实时语音降噪毕设，如何用Zynq实现RNN的硬件加速并控制功耗在1W以内？

电子工程学生电子工程学生
其他
13小时前
0
0
5
我大四了，毕设想做基于FPGA的实时语音降噪，打算用Zynq跑RNN模型。但怕功耗和延迟控制不住，导师要求单芯片功耗低于1W，延迟在30ms以内。有没有人做过类似项目？用HLS还是直接写Verilog更稳？量化到INT8够不够？
电子工程学生

电子工程学生

这家伙真懒，几个字都不愿写！
156462K
分享：
2026年，孩子是双非电子专业大二，家长如何帮他利用暑假两个月通过FPGA云课堂从零入门，并完成一个基于Zynq的智能家居项目来提升秋招竞争力？上一篇
2026年，FPGA工程师如何用Verilog实现一个基于AXI4-Stream的实时视频边缘检测加速器，并优化Sobel算子的流水线调度？下一篇
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
还没有人回答，第一个参与下？
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
请先登录