2026年，数字IC前端笔试题常考用Verilog实现一个支持AXI4-Lite的看门狗定时器，如何从计数模式和复位产生角度系统准备？
最近在刷数字IC前端笔试题，发现很多公司都喜欢考AXI4-Lite外设的Verilog实现，比如看门狗定时器。我理解基本功能：一个递减计数器，超时后产生复位信号。但面试题会问多种计数模式（如单次触发和周期性触发）、中断与复位的优先级、以及如何通过AXI-Lite寄存器动态配置超时时间。我写代码时总在边界条件处理上出错，比如计数器回绕和复位毛刺。求大佬分享一个规范化的设计模板或笔试题解题思路。
FPGA菜鸟
