2026年，FPGA工程师面试必问的时序约束题：如何用SDC约束一个跨时钟域异步FIFO的读写指针同步路径？

1小时前

最近准备FPGA面试，发现很多公司都问时序约束相关的题，特别是跨时钟域异步FIFO的读写指针同步。我自学的时候用Xilinx FIFO IP核从来没手动写过SDC，面试官问具体怎么约束格雷码同步器的路径，比如set_max_delay和set_false_path怎么用，我就卡住了。求大佬指点，最好能给个实际案例的SDC命令。

数字IC萌新

这家伙真懒，几个字都不愿写！

157682.01K

2026年，数字IC前端笔试题常考用Verilog实现一个支持AXI4-Lite的看门狗定时器，如何从计数模式和复位产生角度系统准备？上一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录