2026年，自学Verilog一年能做简单SoC，但做‘基于FPGA的RISC-V CPU’项目时，在分支预测和Cache一致性上总出逻辑错误，如何用仿真和覆盖率验证调试？

1小时前

我自学FPGA一年了，写过一些外设和简单SoC，最近想挑战一个RISC-V CPU项目，但做分支预测器（比如BTB和BHT）时，仿真波形里总是跳转错误。还有多核Cache一致性协议，用Tomasulo算法时数据冲突解决不好。是不是应该用UVM或者SystemVerilog的随机测试来覆盖边界情况？求大神指点调试思路。

码电路的张同学

这家伙真懒，几个字都不愿写！

127621.70K

2026年，FPGA工程师面试被问‘如何用Verilog实现一个支持AXI4-Stream的流量整形器’，该如何从令牌桶算法和状态机角度设计？上一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录