2026年，想用一块Xilinx Alveo加速卡完成‘基于FPGA的金融期权定价蒙特卡洛模拟加速’的硕士毕设，在实现随机数生成、路径模拟和并行归约时，如何利用HLS和高速DDR/HBM突破CPU模拟的性能瓶颈？
我的研究方向是金融计算，导师建议我用FPGA加速蒙特卡洛模拟。实验室有一张Alveo U50卡，支持HLS和高速HBM。我知道FPGA并行能力强，但具体到金融模型：1）如何用HLS高效实现高质量随机数发生器（如Mersenne Twister）？2）成千上万个模拟路径如何映射到硬件并行单元，同时管理好DDR/HBM的访存瓶颈？3）最终结果归约求和怎么做最快？完全没有硬件背景，看Xilinx Vitis教程有点懵，希望有金融计算或HLS实战经验的大佬提供一些设计思路和优化技巧。
电路设计新人
