2026年，全国大学生FPGA创新设计大赛，如果选择‘基于FPGA的实时无线通信物理层安全加密系统’作为题目，在实现OFDM基带处理、物理层密钥生成（如利用信道特征）和实时加解密运算时，如何平衡通信性能、安全强度和FPGA的资源/功耗限制？
我们团队计划参加2026年FPGA大赛，想做一个结合通信和安全的题目，初步定为‘基于FPGA的实时无线通信物理层安全加密系统’。核心思路是在FPGA上实现完整的OFDM发射接收链，并集成物理层密钥生成算法（比如从信道状态信息中提取），再进行实时加密（如AES或轻量级密码）。现在最大的困惑是，在有限的FPGA资源（比如Artix-7）上，如何分配资源给通信基带处理（FFT/IFFT、同步、均衡）和加解密运算，才能保证一定的通信速率（如几十Mbps）和可靠性的同时，实现有意义的物理层安全功能？有没有系统级的架构设计思路或已有的开源参考项目可以借鉴？
FPGA萌新上路
