2026年，全国大学生FPGA创新设计大赛备赛，选择‘基于FPGA的实时手势识别与HMI交互系统’作为题目，在实现摄像头图像采集、CNN手势识别算法加速和VGA/HDMI显示时，如何利用FPGA的流水线和并行性来满足实时性（如60FPS）要求？有哪些软硬件协同设计的优化思路？
我们团队计划参加2026年FPGA大赛，选题是实时手势识别交互系统。目前初步方案是用OV5640摄像头采集，在FPGA上部署轻量级CNN（如MobileNet）进行识别，最后通过HDMI显示。最担心的是实时性，怕算法在FPGA上跑不到60帧。想请教：1. 在图像预处理、卷积计算、后处理等环节，具体如何设计流水线和并行计算单元（比如如何展开循环、复用乘法器）来提升吞吐量？2. 除了硬件加速，在软件（如ARM核）和硬件（PL部分）之间如何合理划分任务、设计高效的数据流（比如用AXI DMA）来减少瓶颈？有没有一些关键的优化策略或参考架构？
Verilog代码练习生
