2026年春招，对于有Zynq SoC项目经验的硕士生，想应聘‘边缘AI芯片的软硬件协同设计工程师’，面试通常会如何考察对AI模型压缩、量化以及硬件算子定制优化的全栈理解能力？
我硕士期间用Xilinx Zynq平台做过几个AI加速项目，涉及模型部署和软硬件划分。今年春招想投递边缘AI芯片公司的软硬件协同设计岗。听说这类岗位不仅要求懂FPGA/ASIC硬件，还要对AI算法和工具链有很深理解。想请教一下，面试官可能会从哪些角度考察我的全栈能力？比如是否会让我现场分析一个CNN模型，讨论如何为特定硬件进行算子融合、量化策略选择以及内存访问优化？
单片机爱好者
