2026年，想用一块Xilinx的Kria KV260视觉AI套件完成“智能零售货架监控系统”的毕业设计，在实现YOLO目标检测、货品计数和网络上报时，如何利用其DPU和PL部分进行软硬件协同加速？
我的毕设题目是基于FPGA的智能零售监控系统，导师建议用Xilinx的Kria KV260开发板，因为它集成了ARM处理器和AI加速引擎（DPU）。我的系统需要实时处理摄像头视频流，用YOLO算法检测货架上的商品，并进行计数和缺货判断，最后通过网络上报。我想知道，在这种异构平台上，应该如何合理地划分任务？比如，图像预处理（缩放、格式转换）放在PL（可编程逻辑）部分做流水线加速，YOLO推理放在DPU上，而计数逻辑和网络通信放在ARM上跑Linux应用程序？具体在Vitis统一软件平台上，该如何搭建这样一个软硬件协同的项目，并解决数据在PS、PL、DPU之间的高效搬运问题？有没有类似的开源项目可以参考？
FPGA实验小白
