2026年，全国大学生FPGA创新设计大赛，如果选择‘基于FPGA的实时手势识别与交互系统’作为题目，在实现摄像头图像采集、手势分割、关键点提取与分类时，如何利用FPGA的流水线和并行计算架构来满足高帧率（>30fps）和低延迟的实时性要求？
我们团队想参加2026年的FPGA创新设计大赛，选题初步定为‘基于FPGA的实时手势识别与交互系统’。计划用摄像头采集图像，在FPGA上实现手势分割（比如肤色模型或背景减除）、手部关键点（关节）提取，然后通过一个轻量级神经网络或传统算法进行分类（如识别数字、简单手势）。最大的挑战是如何在资源有限的FPGA上满足实时性，达到30fps甚至60fps的处理速度，延迟要足够低才能用于交互。想请教：1. 图像处理流水线如何设计才能最大化吞吐量？比如采集、预处理、特征提取、分类这些阶段如何并行/流水安排？2. 针对手势识别算法中的大量乘加运算（尤其是如果用到小型CNN），如何有效地使用FPGA的DSP Slice和Block RAM？3. 在算法层面，有哪些可以硬件友好的优化策略（比如定点化、近似计算）？希望有做过类似项目的前辈分享一些架构设计和优化经验。
Verilog小白2024
