2026年秋招，数字IC设计笔试中关于‘仲裁器（Arbiter）设计’的题目，除了固定优先级和轮询，现在是否会考察‘基于时间的仲裁’、‘QoS权重配置’等复杂机制？
正在准备秋招的数字IC设计笔试。我知道仲裁器（比如Round Robin, Fixed Priority）是常考题，自己也能写出基本代码。但看一些面经说，现在大厂笔试题越来越贴近实际应用，可能会出更复杂的场景。比如，多个主设备请求总线，不仅要公平，还要考虑某些高优先级流量的服务质量（QoS），或者根据数据包的时间戳进行仲裁。想请教一下，现在的笔试中，关于仲裁器的设计是否会深入到这些复杂机制？如果会，通常的考察形式是怎样的？是直接要求写出Verilog代码，还是给出场景要求描述设计思路？我应该如何准备这类题目？我要回答answer.notCanPublish回答被采纳奖励100个积分
单片机玩家
