2026年秋招，数字IC验证笔试中关于‘SystemVerilog约束随机测试’的题目，除了基本的`rand`、`constraint`语法，现在是否会深入考察‘内嵌约束（inside）’、‘权重分布（dist）’的灵活运用，以及如何编写高效的‘覆盖组（covergroup）’来指导验证收敛？
正在准备2026年秋招的数字IC验证笔试。我知道SystemVerilog的约束随机测试（CRT）是重点。书本上的`rand`、`constraint`基础语法我都会，但看一些面经说题目会出得很活。比如，会不会给一个复杂的通信协议场景，要求用`inside`和`dist`来约束地址范围或数据包类型的随机分布，使其更符合真实流量？另外，关于覆盖率驱动验证（CDV），笔试会不会要求写一个`covergroup`来覆盖特定的交易类型或状态机跳转，并解释如何根据覆盖率报告来调整约束？感觉这些才是体现验证工程师水平的地方，但自己练习得少，有点没底。有没有典型的笔试题库或学习资源推荐？
FPGA小学生
