2026年秋招，数字IC设计笔试中关于‘低功耗设计’的题目，除了常见的门控时钟，现在是否会深入考察‘多电压域设计中的电平转换器（Level Shifter）布局策略’和‘动态电压频率缩放（DVFS）控制器的硬件实现细节’？

1个月前

正在准备2026年秋招的数字IC设计岗位笔试，复习低功耗设计时感觉知识点很多。除了最基础的门控时钟、电源门控，看到一些面经提到现在考题越来越细。想请教一下，在当前的笔试中，关于多电压域设计，是否会要求画出电平转换器的电路结构，并解释其在布局布线时的注意事项？另外，对于DVFS，是否会考察其控制器的状态机设计、与PLL/DLL的接口，以及在实际SoC中集成时的时序收敛挑战？希望能得到一些具体的考察方向和复习重点。

FPGA学习笔记

这家伙真懒，几个字都不愿写！

116621.61K

2026年，作为机械工程专业研一学生，想跨界进入芯片行业做‘芯片封装与测试工程师’，该如何规划学习路径并寻找相关实习机会？上一篇

2026年，作为电子专业大三学生，想自学FPGA开发，但学校课程只教Verilog基础，如何找到合适的开源项目（如基于FPGA的简易示波器或图像处理系统）并实践从仿真到上板的完整流程？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录