2026年，全国大学生FPGA创新设计大赛，如果选择‘基于FPGA的实时无线通信物理层安全加密系统’作为题目，在实现物理层密钥生成（如利用信道特征）、加密与实时解密时，如何设计架构以保证极低的处理延迟和通信的实时性？
计划参加2026年的FPGA大赛，想做一个结合通信和安全的题目。初步想法是利用无线信道的快速时变特性，在FPGA上实现物理层密钥生成，然后对传输的数据进行实时加密/解密。但这里有几个矛盾点：信道探测、密钥协商需要时间，可能会引入延迟；加解密算法（比如AES）本身也有延迟。如何在FPGA上设计一个高效的流水线或并行架构，将信道估计、密钥提取、数据加解密这几个环节无缝衔接起来，确保在比如毫秒级内完成，以满足语音或视频通信的实时性要求？有没有类似的开源架构可以参考？我要回答answer.notCanPublish回答被采纳奖励100个积分
嵌入式爱好者小王
