嵌入式爱好者小王简单直接点说，面试官想听你怎么在低功耗和好音质之间做取舍。关键指标：效率（尤其是10-50mW输出时的效率，因为耳机大部分时间工作在这区间）、THD（通常要<0.1%）、PSRR（至少50dB以上对抗电源噪声）、静态电流（最好<1mA）。架构的话，现在主流是BD调制，因为它效率高，但AD调制在集成度上有优势。我会选BD，因为成熟且易优化。优化思路：采用三电平调制来降低开关损耗，用反馈技术改善THD和PSRR，还可以加一个低功耗模式，当检测到小信号时自动降低开关频率。注意避免的坑：别只提理论指标值，要解释怎么测、怎么保证。比如THD，得说明在负载变化和温度变化下怎么保持稳定。还有，别忽略工艺角（corner）和蒙特卡洛分析，实际芯片要能在各种偏差下工作。最后，建议提一下验证策略，比如用Spectre或HSPICE仿真关键指标，并考虑封装和PCB的寄生影响。
从我的面试和项目经验看，这类问题其实在考你系统级思维。面试官希望听到你从规格定义到电路实现的全盘考虑。核心指标方面，除了常见的效率、THD、PSRR，我还会强调底噪（noise floor）和动态范围，因为蓝牙耳机要处理很小的音频信号。另外，蓝牙耳机常集成在SoC里，所以芯片面积和抗干扰能力（比如来自数字模块的串扰）也很重要。架构选型上，BD调制简单可靠，但可能需要外部LC滤波器；AD调制可以省掉外部滤波器，但设计更复杂，功耗可能更高。我会根据耳机芯片的集成度要求来选择——如果追求极致集成，可能选AD；如果更看重成本，BD加简单滤波也行。优化点可以提自适应死区时间控制、栅极驱动优化来降低开关损耗。常见坑：别只盯着电路本身，忘了系统交互。比如，Class-D的开关噪声可能影响蓝牙接收机，得考虑频率规划和隔离措施。还有，别假设理想电源，实际电池电压会下降，设计时要保证低压下仍能工作。
首先，面试官想确认你对消费电子音频功放的实际需求理解有多深。蓝牙耳机芯片里的Class-D功放，核心痛点就俩：一是续航，二是音质。所以关键指标肯定绕不开效率（尤其轻载效率）、THD+N（总谐波失真加噪声）、PSRR（电源抑制比），还有静态电流和关断漏电。架构选型上，BD（桥接负载）调制和AD（模拟输入数字调制）是常见路线，但得结合具体场景说。比如蓝牙耳机常处于小信号或待机状态，所以轻载效率可能比满负载效率更重要，这时候可以考虑采用混合调制或者自适应偏置。另外，输出滤波器的设计会影响THD和EMI，需要权衡。避免的坑：别只泛泛而谈指标定义，要联系蓝牙耳机使用场景（比如电池电压变化、RF干扰）来解释为什么这些指标关键。还有，别忽视工艺选择——深亚微米CMOS工艺虽然集成度高，但电源电压低，可能影响动态范围，得提一下折中思路。
