2026年，全国大学生智能汽车竞赛，选择‘基于FPGA的摄像头图像处理与循迹控制’组别，如何设计低延迟的图像采集、边缘提取和控制算法硬件流水线？
我们团队准备参加2026年的智能车竞赛，打算用FPGA作为核心处理单元，直接处理摄像头数据并控制电机。想请教有参赛经验的学长，在资源有限的FPGA（比如Artix-7）上，如何设计一个从OV7725摄像头采集、到图像预处理（二值化、边缘检测）、再到赛道中线提取和PID控制输出的全硬件流水线？关键是如何保证极低的处理延迟（<10ms）和系统的稳定性。有哪些常见的坑（比如时序约束、数据跨时钟域）需要提前规避？
芯片设计新人
