2026年，全国大学生集成电路创新创业大赛，做‘基于开源RISC-V核与FPGA的SoC安全扩展’这类题目，团队应如何分工，并实现诸如物理不可克隆函数（PUF）、真随机数发生器（TRNG）等硬件安全模块？
我们团队准备参加今年的集创赛，选择了与硬件安全相关的SoC设计题目。计划在开源RISC-V核（比如蜂鸟E203）基础上，在FPGA上实现一个增强安全性的SoC，需要集成PUF、TRNG、密码学加速器等模块。目前团队有三人，分别负责CPU核集成与总线、安全模块硬件设计、软件驱动与测试。想请教有经验的学长老师：1. 这种分工是否合理？2. 对于PUF和TRNG这类模拟特性较强的模块，在纯数字FPGA上如何有效实现与验证？3. 整个系统的软硬件协同验证有哪些关键点需要注意？
嵌入式小白菜
