2026年，想用FPGA实现一个‘实时视频HDR合成’的本科毕设，在Zynq平台上，如何对多曝光图像序列进行对齐与融合的硬件加速，并设计低延迟的流水线？
我是电子工程专业的大四学生，正在做毕业设计，题目是基于FPGA的实时视频HDR合成。我手头有Zynq-7000开发板，想实现从摄像头捕获多曝光图像序列，进行对齐和色调映射，最终输出HDR视频。目前对算法在硬件上的并行化和流水线设计感到困惑，特别是如何高效处理图像对齐（如基于特征点的配准）以及融合计算，同时保证实时性（比如1080p@30fps）。希望有经验的老师能指点一下架构设计和优化思路。
EE大二学生
