2026年，想用FPGA实现一个‘实时视频语义分割’的本科毕设，在Zynq平台上，如何对DeepLabv3+这类模型进行轻量化，并设计高效的硬件加速架构来处理高分辨率视频流？
导师建议我做视频语义分割的FPGA加速作为毕设，目标是能在Zynq-7020这类资源有限的平台上实时处理720P视频。我调研了DeepLabv3+，但模型太大，直接部署不现实。想请教：1. 针对FPGA硬件特性，有哪些有效的模型剪枝、量化策略？2. 在硬件架构上，如何设计并行计算单元和数据流，才能高效利用DSP和BRAM，同时满足视频流的吞吐率要求？感觉在算法压缩和硬件设计之间平衡好难。我要回答answer.notCanPublish回答被采纳奖励100个积分
芯片验证入门
