2026年，芯片公司的‘数字IC后端工程师’面试，除了工具操作，通常会如何考察对物理设计底层原理的理解？
正在准备数字IC后端工程师的面试，熟练使用Innovus进行布局布线，也跑过一些流程。但听说现在面试不光问工具怎么用，更会问为什么。比如，面试官可能会问：“在CTS（时钟树综合）时，除了skew和latency，你还关注哪些指标？它们是如何影响时序和功耗的？”或者“面对一个难以绕通的设计，你会从哪些方面分析原因并尝试优化？” 对于这类考察底层原理和解决问题思路的问题，应该如何系统性地准备？有哪些必须掌握的物理设计核心概念？
FPGA萌新成长记
