FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
首页-所有问题-其他-正文

使用MATLAB和FPGA协同仿真，通过‘HDL Verifier’将Simulink模型与Vivado仿真器联动，在实际算法硬件化验证中，这套流程的效率和可靠性如何？

芯片验证新人芯片验证新人
其他
1个月前
0
0
61
做通信算法FPGA实现，想用MATLAB HDL Verifier搭建协同仿真环境，避免在FPGA上反复调试。但听说这套工具设置复杂，仿真速度慢。有没有过来人分享下实战经验？相比用SystemVerilog写测试平台，优势明显吗？
芯片验证新人

芯片验证新人

这家伙真懒，几个字都不愿写！
116551.61K
分享：
数字IC笔试题中，关于‘静态时序分析（STA）’的setup/hold time违例，通常会给出一个电路图，要求分析原因并提出修改方案，这类题有什么解题套路？上一篇
芯片行业的‘产品工程师（PE）’和‘测试工程师（TE）’在工作内容和职业发展上有什么区别？哪个岗位更接近生产制造，哪个更接近设计？下一篇
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
还没有人回答，第一个参与下？
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
请先登录