FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
登录
首页-所有问题-其他-正文

使用Vivado的‘High-Level Synthesis(HLS)’开发图像处理流水线,如何通过‘数据流(Dataflow)’优化和‘接口协议(AXI-Stream)’的使用来最大化吞吐量?

FPGA小学生FPGA小学生
其他
1个月前
0
0
67
用Vitis HLS写了一个图像滤波算法,综合出来的流水线性能不理想。听说正确使用Dataflow指令和AXI-Stream接口能极大提升性能。具体应该怎么组织函数和数据结构?如何判断数据依赖是否被正确打破?
FPGA小学生

FPGA小学生

这家伙真懒,几个字都不愿写!
51411K
分享:
芯片封装中的‘先进封装(如2.5D/3D IC)’技术,对数字IC后端工程师和FPGA原型验证工程师的工作带来了哪些新的挑战和机遇?上一篇
作为FPGA初学者,用Verilog写了一个UART收发模块,但在板上测试时发现数据偶尔出错,应该如何系统地调试(从仿真、时序分析到板级测试)?下一篇
FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
还没有人回答,第一个参与下?
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
请先登录