FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
首页-所有问题-其他-正文

数字IC后端设计中，‘时钟树综合（CTS）’阶段，除了关注skew和latency，还需要特别考虑哪些与功耗、信号完整性相关的问题？

嵌入式开发萌新嵌入式开发萌新
其他
1个月前
0
0
67
学习后端流程，到了时钟树综合感觉非常复杂。知道要平衡skew和插入延迟，但听说现在低功耗设计下还要考虑时钟门控树的布局、时钟网格（Clock Mesh）以及噪声对时钟的影响。在实际项目中，CTS阶段有哪些容易踩的坑？
嵌入式开发萌新

嵌入式开发萌新

这家伙真懒，几个字都不愿写！
103191.50K
分享：
想参加‘FPGA创新设计大赛’，做一个‘基于MIPI CSI-2接口的实时图像处理系统’，在低成本FPGA上实现MIPI解串并做简单处理，有哪些开源IP核或参考设计推荐？上一篇
芯片封装中的‘先进封装（如2.5D/3D IC）’技术，对数字IC后端工程师和FPGA原型验证工程师的工作带来了哪些新的挑战和机遇？下一篇
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
还没有人回答，第一个参与下？
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
请先登录